| 数字集成电路的时序分析 |
| |
| 引用本文： | 吕宗伟,林争辉,张镭.数字集成电路的时序分析[J].微电子学,2001,31(2):126-129. |
| |
| 作者姓名： | 吕宗伟 林争辉 张镭 |
| |
| 作者单位： | 上海交通大学大规模集成电路研究所, |
| |
| 基金项目： | 美国国家科学基金资助项目! ( 5978East Asia and Pacific Program-960 2 4 85) |
| |
| 摘 要： | 文章对数字集成电路设计中的时序分析作了一个概要的介绍。对于些时序分析算法进行了讨论，同时，指出伪路径是时序分析中的一个重要问题。因此，为了进行有效的时序分析，必须同时考虑电路的逻辑行为和时序行为。
|
| 关 键 词： | 逻辑综合 伪路径 数字集成电路 时序分析 |
| 修稿时间： | 2000年5月12日 |
Timing Analysis of Digital Integrated Circuits |
| |
| LU Zong-wei,LIN Zheng-hui,ZHANG Lei.Timing Analysis of Digital Integrated Circuits[J].Microelectronics,2001,31(2):126-129. |
| |
| Authors: | LU Zong-wei LIN Zheng-hui ZHANG Lei |
| |
| Abstract: | The timing analysis in the design of digital integrated circuits is described. Some algorithms for the timing analysis are discussed. It is pointed out that the false path is an important problem in the timing analysis. As a result, both the logical behavior and the temporal behavior of the network must be taken into consideration for effective timing analysis. |
| |
| Keywords: | Logic synthesis False path Digital IC Timing analysis Timing verification |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
