| RS(255,223)码编码器设计与CPLD实现 |
| |
| 引用本文： | 王进祥,张乃通,叶以正.RS(255,223)码编码器设计与CPLD实现[J].微电子学,1999,29(5):347-350. |
| |
| 作者姓名： | 王进祥 张乃通 叶以正 |
| |
| 作者单位： | 1. 哈尔滨工业大学,微电子中心,黑龙江哈尔滨,150001
2. 哈尔滨工业大学,通信研究所,黑龙江哈尔滨,150001 |
| |
| 摘 要： | 选取具有对称系数的生成多项式，利用Ｔｏｐ－ｄｏｗｍ设计方法设计并用ＣＰＬＤ实现了ＲＳ（２５５，２２３）码编码器。该编码器可装一片Ｆｌｅｘ８０００系列ＥＰＦ８８２０ＡＴＣ１４４－２芯片中，所用逻辑单元数为５３７个，约８７００个门，可稳定工作在１０ＭＨｚ频率上。
|
| 关 键 词： | RS码 编码器 大规模集成电路 CPLD 设计 |
| 修稿时间： | 1998-12-16 |
A VLSI Design of RS(255,223)Encoder and Its CPLD Implementation |
| |
| WANG Jin-xiang,ZHANG Nai-tong,YE Yi-zheng.A VLSI Design of RS(255,223)Encoder and Its CPLD Implementation[J].Microelectronics,1999,29(5):347-350. |
| |
| Authors: | WANG Jin-xiang ZHANG Nai-tong YE Yi-zheng |
| |
| Abstract: | A VLSI RS(255,223) encoder with symmetric coefficients of generator polynomial is presented The encoder is designed using top down design method and implemented in an EPF8820ATC144 2 CPLD chip,in which 537 logic cells are used,and there are about 8700 gates It operates steadily above 10 MHz Compared to encoders with indentical design,this encoder has a better tradeoff between speed and area |
| |
| Keywords: | Encoder RS code VLSI CPLD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
